CTS (Clock Tree Synthesis)

 

CTS ?

 

-  Chip 전체에 걸쳐 clock 신호를 알맞게 분배

-  각각 다른 위치에 있는 모든 FF이 하나처럼 동작하도록 하기 위함

-  clock tree에는 보통 inverter쌍을 사용한다. inverter는 duty를 보상해줌 ( buffer는 delay가 쌓여 사용하지 않는다)

-  variation 때문에 CTS cell은 최소한으로 넣어야한다.

-  CTS의 종착역인 FF의 clock pin을 sink pin이라 함

 

 

CTS cell이 최소한으로 들어가는 대신 라우팅이 길어지면 noise 문제에 취약해진다.

 * 라우팅이 짧아지면 congestion 문제와 short 문제가 생긴다.

 

CTS 단계

1) clock source와 FF의 clk pin 사이에 있는 physical 요소들을 계산하여 timing을 대략적으로 만듬

2) global routing : clock source에서 FF간 최적 경로를 찾아서 routing해줌

3) Tree level structure로 연결함

4) delay를 최소화하고, 모든 FF이 동일한 시간에 clock signal을 받을 수 있도록 inverter를 삽입하여 propagation 속도를 조절함

5) global skew, local skew를 계산하여 괜찮은 CTS가 나올 때 까지 inverter를 삽입함

 

 

Latency : clock path에서 발생하는 지연시간

Skew : clock path간 Latency 차이