ASIC & IP

셀 라이브러리

사용자의 특정한 용도에 적합하도록 만들어지는 주문형 집적회로를 설계하는 방식으로 분류하면

완전주문형 IC, 반주문형 IC, FPLD(Field Programmable Logic Device) 로 나눌 수 있다.

 

ASIC 분류

SOG

레이아웃은 기본 셀이라 불리는 셀이 2차원 배열로 이루어지며 NAND 또는 NOR 게이트 구조로 구성

 

표준 셀 방식

이미 동작과 성능이 검증된 기본 논리 게이트를 포함한 논리 블록들이 표준셀이라는 이름으로 모아져 있는 데이터베이스(이를 셀 라이브러리라 부름)를 활용

 

 

IP

이미 기능 및 성능이 검증된 것들을 재사용하는 셀

 

1.     하드웨어 IP

-  Hard IP : 특정한 공정의 설계 규칙에 따라 레이아웃으로 완성되어 있는 IP

-  Firm IP : 특정 공정에 따라 합성까지만 완료되어 있는 넷리스트 형태로서 타이밍 검증까지 완료

-  Soft IP : VDHL이나 Verilog 같은 하드웨어 기술 언어로 구형되어있는 IP 로 필요에 따라 특정 공정에 맞게 합성이 가능한 수준까지 서술되어 있다.

 

2.     소프트웨어 IP

-  Source code : C나 C++같은 소스 코드로 제공되므로 사용될 하드웨어에 따라 컴파일을 하면 된다.

-  Object code : 이미 컴파일이 완료되어 실행 파일 형태로 제공된다.