웨이퍼 레벨 기능 검증 2 [반도체 검증]

󰊴 웨이퍼 테스트 프로세스

1. 전체적인 테스트 흐름도

일반적인 웨이퍼 레벨 테스트 프로세스는 테스트를 위한 디자인부터 시작된다. 이 단계에 서는 테스트를 위한 디자인(DFT: design for test)이 이루어진다. DFT는 IC 설계 하드웨어 제품 디자인에 특정 테스트 용이성 기능을 추가하는 기술이다. 추가된 기능의 전제 조건 들은 설계 하드웨어에 대한 제조 검사를 적용할 수 있도록 하는 역할을 수행한다. 제조 테스트의 목적은 제품 하드웨어나 제품의 정확한 기능에 영향을 미칠 수 있는 어떠한 제 조 결함이 없는지 확인한다. 테스트는 여러 단계에서 적용되는 하드웨어 제조 흐름 및 특 정 제품과 고객의 환경에서 하드웨어 유지 보수를 위해 사용될 수 있다. DFT는 테스트 프로그램의 개발 및 테스트 애플리케이션 및 진단을 위한 인터페이스로서 중요한 역할을 한다. 자동 테스트 패턴 생성에서 적절한 DFT 규칙 및 제안이 구현 된 경우에 훨씬 쉽다. 디자인이 완성되면 테스트 벡터 생성을 하고, 다음으로 테스터의 프로그램을 생성한다. 이 후 테스터 벡터를 고정하고, 웨이퍼 테스트를 실시한다. 양호한 판정(pass)을 받은 웨이퍼 는 고객 쪽의 테스트를 거친다. 이 때 불량 판정(fail)을 받은 웨이퍼 안의 칩은 불량 분석 이 이루어진다. 이 불량 분석의 결과(failure mode)는 제조의 수율을 증진시키기 위해 공 정에서 확인되고, 공정에서 새로운 조치로 개선된 경우 디자인 가이드로써 DFT 생성 시 나 테스터 벡터 생성 시 반영된다. 반면 공정 문제가 아닌 테스트 상의 문제 발생 시 조 절된 벡터를 새롭게 셋업(set up)하여 테스트 벡터를 수정한다. 수정된 조건으로 후속 웨 이퍼들을 테스트 한다. 이 과정은 개발 단계에서는 루프(loop)를 형성하여 수율이 양산 기 준을 만족할 때까지 번복된다.

 

2. 생산 라인 테스트 프로세스

생산 라인에서의 테스트 프로세스는 양품 판정을 위한 세부적인 테스트에 필요한 절차이다. 테스트 순서는 웨이퍼가 테 스트 실에 입고되면 먼저 단위 요소적인 전기적 특성인 파라메트릭(parametric) 테스트를 실시한다. 규정 스펙에 근거하여 불만족 시는‘yes’라인을 타고 이동하여 재테스트를 시 행한다. 만일 또 불합격 판정을 받을 경우 스크랩(scrap) 처리된다. 테스트 조건 때문에 1 차 불합격 되었다가 2차에서 합격 판정을 받은 웨이퍼는 1차에서 합격한 웨이퍼와 함께 멀티프로브(multiprobe) 테스트를 실시한다. 여기서 고객과 계약된 수율이 나오면 고객에 게 입고되고, 낮은 경우 스크랩 처리된다. 멀티프로브 전 도중에 임베디드 메모리 테스트 를 실시하여 불합격된 웨이퍼 내의 칩을 레이져로 재생하여 멀티프로브 테스트를 행하는 디바이스도 있다. 테스트는 크게 파라메틱 테스트 단계에서 수행되는 DC 테스트, 멀티프 로브 테스트에서 행하는 AC와 기능(function) 테스트의 3부분으로 나누어 행하여진다.

 

(1) DC 테스트

전압 또는 전류가 측정될 때 합격/불합격(Pass/Fail) 결과는 측정값에 기초한다.

(2) AC 테스트

디바이스가 모든 동작 시간과 관련된 타이밍(timing) 규격(spec.)을 만족하는가를 검사 한다. AC 테스트는 디바이스의 AC 스펙에 정의된 대로 적절한 타이밍 값과 신호 포맷 (signal format)을 설정하여 수행한다.

(3) 기능(function) 테스트

디바이스가 논리적인 연산 기능들을 제대로 수행하는가를 검사하는 테스트로, 입력 데이터가 DUT에 공급되고 출력 데이터가 DUT로부터 읽혀진다. 핀 일렉트로닉스(pin electronics)에 위치한 기능 비교기(functional comparator)가 테스트의 합격/불합격 (Pass/Fail)을 결정한다.

 

󰊵 웨이퍼 테스트 장비의 선정 요건

1. 테스터(Tester)

반도체 제품들의 집적도가 높아지고 동작 속도가 증가하며 제품의 크기는 소형화되면서 테스트에 대한 요구 조건도 까다로워지고 있다. 소자의 제조에 있어서 가장 중요한 요소 는 양산성이다. 소자의 집적도가 상승하면서 테스트 시간이 전체 검사 비용에 미치는 영 향이 지속적으로 증가하고 있다. 장비 선정에 있어서 동시 측정 수 확장에 적합한 테스터 선정이 중요하다. 예를 들어 DRAM 테스트 시 핀(pin) 간, DUT(device under test) 간 신호 공유를 활용한 동시 측정 수 확장이 가능한 장비를 선택해야 한다. 선정 시 중요 항목에 대하여 알아본다.

 

(1) 고속 클럭(Clock) 대응

고속화에 따른 보호 주파수 대역이 협소해지면서 미세한 제조 공정으로 인한 불량을 찾아내기 위한 고속 테스터가 필요하다. 반도체 소자의 고속화 및 라이프 사이클 단축 으로 설비 활용성 측면에서 설비 동작 주파수 한계치를 넘는 반도체 소자의 측정이 필요하다.

 

(2) 교정 정밀도

검사 속도를 증가시키기 위해 테스트 변수의 확장 및 테스트 헤드수의 증가, 진단 및 교정 시간의 최소화가 필요하다. 여기에 더하여 장비의 소형화와 저소비 전력화가 중 요하다. 프로세스의 미세화에 따라 범용 DRAM, SoC, DUT 전원은 저전압화하고, 인터 페이스 신호도 저진폭화해야 한다. 이에 따른 고정밀도 테스트가 요구된다. 또한 DUT 의 저소비화를 추구하는 가운데 대기 시의 누설 전류(leak current) 측정 정밀도 향상 도 요구된다.

 

(3) 테스트 채널 확장을 통한 동시 측정 수 확장

반도체 소자의 대용량화에 따라 테스트 시간이 전체 비용에 미치는 영향이 지속적으로 증가하고 있다. 테스트 채널 확장을 통한 동시 측정 수 확장이 가능한 장비를 선정한다.

 

2. 프로브 스테이션

프로브 스테이션(probe station)은 주 검사 장치의 테스트 헤드와 프로브 카드, 그리고 DUT가 서로 연결되도록 하는 장치이므로, 각각의 치수와 사양에 의존하여 장치의 사양이 결정된다. LSI 미세화 및 패키지 기술의 경박단소화에 따라 얇아지는 웨이퍼를 제대로 다 루는 장비 선정이 요구된다. 선정 시 중요 항목에 대하여 알아본다.

 

(1) 프로브 카드의 대형화 대비

프로브 카드의 대형화를 위해서, 웨이퍼 면과 프로브 카드팁의 평행도 유지를 위한 자 동 레벨링 기능과 웨이퍼면 대비 프로브 팁의 우수한 평행도가 요구된다.

 

(2) 테스트 속도

웨이퍼의 크기가 커지고, 웨이퍼 단위 면적당 구현되는 칩의 수가 증가하면서 많은 수 의 칩을 동시에 테스트할 필요가 있다. 프로브 스테이션의 성능에서 가장 중요한 요소 중 하나는 단위 시간에 얼마나 많은 웨이퍼를 검사할 수 있는지 여부이다.

 

(3) 프로브 카드의 핀수 증가에 따른 정밀한 제어

웨이퍼 상태에서 여러 개의 칩을 동시에 테스트할 때 웨이퍼에 가해지는 100kg 이상 의 수직 하중에서 웨이퍼 척의 기울기를 수 ㎛ 이내로 유지하고, 프로브 카드에 장착 되는 많은 핀과 웨이퍼상의 많은 패드를 제대로 접촉시키는 문제가 매우 중요하다. 또 한 다핀화에 의해 테스트 헤드에 가해지는 힘이 커지므로, 점점 얇아지는 웨이퍼가 프 로브 카드에 의한 압력에 잘 손상되지 않도록 하는 것이 필요하다.

 

(4) 척의 온도 정밀도 유지

환경시험에 필요한 고온 및 저온의 온도 분포를 0.5℃ 범위 내에서 균일하게 유지하는 것도 매우 중요한 기술이라고 할 수 있다. 검사 시 요구되는 여러 가지 기능이 환경변 화 조건 하에서 확실히 작동해야 한다.

 

(5) 접촉 정밀도

반도체 제조 공정에서 미세 회로 선폭을 구현하는 것이 가능해지면서 다이(die) 크기는 줄어들고 패드의 크기와 간격이 작아지면서 정확한 위치에 프로브 팁을 위치시키는 것이 어려운 문제가 되고 있다. 미세화 되고 있는 본딩 패드와 프로브 카드의 프로브 선단을 정밀하게 제어하며, 이를 위해 프로브 스테이션에서 X-Y 스테이지의 정밀한 제어, 프로브 카드의 정확한 위치를 결정하기 위한 정밀한 비전 시스템 확보, 프로브 카드 및 척이 열에 의해 틀어지는 값을 보상하는 것 등이 매우 중요한 선정 조건이다.