자동 배치 배선 환경 구축 및 배치 계획 󰊱 셀 라이브러리 (Cell Library) 사용자의 특정한 용도에 적합하도록 만들어지는 주문형 집적회로(ASIC, Application Specific IC)를 설계하는 방식으로 분류하면 그림과 같이 크게 완전주문형 IC, 반주문 형 IC 그리고 FPLD(Field Programmable Logic Device)로 나눌 수 있다.반주문형 IC도 크게 2가지가 있는 데, SOG(Sea-of-Gates) 방식과 표준 셀 방식이다. 각각 의 특징을 정리하면 다음과 같다.SOG 방식은, 레이아웃은 기본셀이라 불리는 셀의 2차원 배열로 이루어지며, 이 기본셀들 은 NAND 또는 NOR 게이트 구조로 구성되어 있다. 이것은 어떠한 논리 함수도 NAND나 NOR 게이트만을..

󰊱 공정의 설계 권고사항(Design Guide) 반도체 공정은 트랜지스터의 분류와 같이 바이폴라 공정, CMOS 공정, BiCMOS 공정, 화합 물 반도체 공정 등으로 나뉜다. 반도체 공정을 제공하기 위해서는 대규모의 투자가 요구 되므로, 전세계적으로 몇몇의 업체가 파운드리(foundry)라고 불리는 공정을 대표적으로 진 행하고 있다. 현재 많은 수의 집적회로 설계 업체는 설계 데이터를 파운드리 업체에 제공 하여 공정을 의뢰하게 된다. 공정에 직접 관련된 엔지니어에게는 각각의 반도체 단위 공정에 대한 깊이 있는 지식과 반도체 공정 장비에 대한 이해가 필요하지만 반도체 레이아웃 설계자의 입장에서는 그 공 정의 특징을 대표하는 몇 가지 기본 지식만 있으면 일단은 충분하다. 현재 가장 많이 선 택되는 CM..

설계 규칙의 이해와 레이아웃 수행 󰊱 반도체 칩(chip)과 레이아웃반도체 칩(chip)을 제작하기 위한 과정은 여러 가지 기계적 장치 및 물리․화학적 재료를 필요로 하는 반도체 공정(process)으로 진행된다. 반도체 공정을 통한 반도체 칩의 제작은 주로 자외선(UV)을 이용한 광 리소그라피(photo lithography) 기법에 의해 에칭, 확산, 이온 주입 등의 단위 공정으로 이루어지는데 이 때 각각의 공정을 진행하기 위한 기본 틀인 마스크(mask)가 필수적이다. 마스크를 제작하기 위한 반도체 집적회로의 실제 패턴 도면을 레이아웃이라고 한다. 반도체 칩의 특성은 우선 반도체 공정의 특성에 의해 기본적인 성능 및 한계가 정해지지만 공정의 특성을 잘 이해하고 있는 회로 설계자의 능력에 따라 가격..

󰊱 효율적인 배선을 위한 기본 가이드라인반도체 레이아웃 설계에서 셀 또는 블록의 배치뿐만이 아니라 배선이 매우 중요한데 배선은 대부분 저항이 낮은 금속성 레이어인 메탈(metal) 레이어를 이용하여 이루어진다. 배선 거리가 짧은 경우에는 제한적으로 액티브(active) 레이어 및 폴리(poly) 레이어도 배선에 사용될 수 있다. metal1 레이어 배선과의 접점은 액티브 영역(active contact)과 폴리 영역(poly contact)으로 구성되며, 그 외에는 인접한 상・하위 메탈 간에 비아(via)를 이용한 접점이 있게 된다. 또한 래치-업(latch-up)을 방지하고 누설 전류 및 잡음 특성을 개선하기 위한 웰 콘택(well contact)과 기판 콘택(substrate contact)이 있다..

1.     효율적인 배치를 위한 기본적인 가이드반도체 레이아웃에서는 소자나 레이어의 위치와 모양 그대로 마스크가 만들어지고, 그에 따라서 반도체 공정을 거쳐 웨이퍼를 위해서 pattern이 제작된다. 패턴 모양과 길이, 면적 등에 각별한 신경을 써야한다. 반도체 레이아웃 설계에서 기본적인 셀 또는 블록을 인스턴스로 불러서 효율적인 배치를 하기 위한 기본적인 guideline은 다음과 같이 나타낼 수 있다.-      analog 및 digital block 동작 특성을 파악하여 파워 소모, 노이즈 등을 고려-      전체 area를 최소화하도록 불필요한 빈 공간이 없도록 배치-      최단 거리의 배선을 위해서 단자의 위치를 고려하여 배치-      matching이 중요한 레이아웃을 우선적으로 배..