CTS ? - Chip 전체에 걸쳐 clock 신호를 알맞게 분배 - 각각 다른 위치에 있는 모든 FF이 하나처럼 동작하도록 하기 위함 - clock tree에는 보통 inverter쌍을 사용한다. inverter는 duty를 보상해줌 ( buffer는 delay가 쌓여 사용하지 않는다) - variation 때문에 CTS cell은 최소한으로 넣어야한다. - CTS의 종착역인 FF의 clock pin을 sink pin이라 함 CTS cell이 최소한으로 들어가는 대신 라우팅이 길어지면 noise 문제에 취약해진다. * 라우팅이 짧아지면 congestion 문제와 short 문제가 생긴다. CTS 단계 1) clock source와 FF의 clk pin 사이에 있는 physical 요소들을 계산하여 ti..

[Setup Time & Hold Time] 1) Setup Time - 상승(하강)edge 전, 입력으로 받아들이는데 필요한 최소 시간 - Switching이 일어나기 전까지 입력이 정확히 인식되는데 필요한 최소 유지 시간을 말합니다. 즉 Data의 파형이 High인지 Low인지를 판별하는데 필요한 최소 시간을 의미합니다. 2) Hold Time - 상승(하강)edge 후, 출력으로 유지하기위해 필요한 최소 시간 - Switching이 일어난 후 상태의 변화가 정확히 인식되도록 필요한 최소 시간을 말합니다. 즉, 판별된 결과가 유지되어야 하는 최소 시간을 의미합니다. 3) Setup Time과 Hold Time을 만족시키지 않을 때의 문제점 - 정상 동작을 하지 못하게 됩니다. 요구하는 setup ti..