효율적인 floorplan를 위한 기본 가이드 라인  -      아날로그 및 디지털 블록의 동작 특성을 파악하여 전력 소모, 노이즈 등을 고려-      전체 면적을 최소화 하도록 불필요한 빈 공간이 없도록 배치-      최단 거리의 배선-      매칭이 중요한 레이아웃 우선으로 배치-      바이어스 공급 블록 또는 제어신호 공급 블록은 중앙부에 배치-      되도록 직사각형에 가깝게 전체 모양을 조정 전체적으로 남는 면적이 생기면 VDD와 GND 사이의 전원 안정화를 위한 캐패시터를 배치하거나 차후에 메탈레이어만 수정하여 배선을 바꾸어 회로를 변경시킬 수 있도록 할 수 있는 dummy cell을 넣는다. 전체 칩의 주요 블록 특성 확인-  고속의 동작을 요구하는 블록-   저잡음 특성을 요구..

󰊱 배치 (Placement) 평면 계획의 다음 단계는 배치이다.평면 계획의 목표는 셀들의 상대적인 위치를 정하는 것이라면, 배치의 목표는 셀들의 절대적인 위치를 정하는 것이다. 배치 툴은 평면 계획에 서 정해진 셀들을 입력으로 하여 실행된다. 배치 툴은 전체 칩의 면적과 전력 소모, 그리 고 지연 시간을 최소화하는 셀들의 위치를 구한다. 필요에 따라 셀들의 회전이나 반전 등 을 통해 보다 나은 결과를 얻을 수 있다. 󰊲 배선 (Routing) 배치의 다음 단계는 배선이다.배선은 셀들의 위치와 네트리스트 정보를 입력으로 하여 각 셀들을 연결하는 실제적인 배선 레이아웃을 생성하는 과정이다. 배선은 그림과 같이 전역 배선과 상세 배선의 2단계로 나뉜다.  그림은 개념적인 모양을 보여주고 있는데, 왼쪽의 ..

자동 배치 배선 환경 구축 및 배치 계획 󰊱 셀 라이브러리 (Cell Library) 사용자의 특정한 용도에 적합하도록 만들어지는 주문형 집적회로(ASIC, Application Specific IC)를 설계하는 방식으로 분류하면 그림과 같이 크게 완전주문형 IC, 반주문 형 IC 그리고 FPLD(Field Programmable Logic Device)로 나눌 수 있다.반주문형 IC도 크게 2가지가 있는 데, SOG(Sea-of-Gates) 방식과 표준 셀 방식이다. 각각 의 특징을 정리하면 다음과 같다.SOG 방식은, 레이아웃은 기본셀이라 불리는 셀의 2차원 배열로 이루어지며, 이 기본셀들 은 NAND 또는 NOR 게이트 구조로 구성되어 있다. 이것은 어떠한 논리 함수도 NAND나 NOR 게이트만을..

󰊱 효율적인 배선을 위한 기본 가이드라인반도체 레이아웃 설계에서 셀 또는 블록의 배치뿐만이 아니라 배선이 매우 중요한데 배선은 대부분 저항이 낮은 금속성 레이어인 메탈(metal) 레이어를 이용하여 이루어진다. 배선 거리가 짧은 경우에는 제한적으로 액티브(active) 레이어 및 폴리(poly) 레이어도 배선에 사용될 수 있다. metal1 레이어 배선과의 접점은 액티브 영역(active contact)과 폴리 영역(poly contact)으로 구성되며, 그 외에는 인접한 상・하위 메탈 간에 비아(via)를 이용한 접점이 있게 된다. 또한 래치-업(latch-up)을 방지하고 누설 전류 및 잡음 특성을 개선하기 위한 웰 콘택(well contact)과 기판 콘택(substrate contact)이 있다..

1.     효율적인 배치를 위한 기본적인 가이드반도체 레이아웃에서는 소자나 레이어의 위치와 모양 그대로 마스크가 만들어지고, 그에 따라서 반도체 공정을 거쳐 웨이퍼를 위해서 pattern이 제작된다. 패턴 모양과 길이, 면적 등에 각별한 신경을 써야한다. 반도체 레이아웃 설계에서 기본적인 셀 또는 블록을 인스턴스로 불러서 효율적인 배치를 하기 위한 기본적인 guideline은 다음과 같이 나타낼 수 있다.-      analog 및 digital block 동작 특성을 파악하여 파워 소모, 노이즈 등을 고려-      전체 area를 최소화하도록 불필요한 빈 공간이 없도록 배치-      최단 거리의 배선을 위해서 단자의 위치를 고려하여 배치-      matching이 중요한 레이아웃을 우선적으로 배..