웨이퍼 범핑 공정 개발하기 재배열 (RDL, Re-Distribution Layer) 알루미늄 패드의 위치를 임의로 변경하는 것을 총칭 웨이퍼 레벨 패키지 (WLP) - 웨이퍼 안 짜르고 그냥 패키지 재부동태화 (Re-Passivation) - I/O 패시베이션 개구가 표준 플립 칩 범프에 비해 작거나 너무 크게 되는 문제에 대해 보정 UBM (Under Bump Metalization) 형성 - 칩 패드와 솔더 범프 사이에서 UBM 층 형성이 필수적으로 요구 (barrier metal) 솔더 볼(범프) 형성 기판과 패드를 전기적으로 연결 - 플립 칩 설계 고려사항 (칩을 뒤집는다) 1. 신호선 폭과 간격 미세화, 기판의 층수의 최소화 2. 블라인드 및 매몰 비아/비아 드릴 기술 3. 코어 비아 한계치 ..

수명 시험 평가 ⭐ 가속 수명 시험의 목적일정한 기간 동안 주어진 조건 하에서 연관된 factor들이 많기 때문에 가속 계수를 이용한 방법을 가속 수명 시험이라 한다.⭐ 고장률 수명 곡선은 Bath Tube 형태이고 3가지가 있다.⭐ 반도체 고장 유형 분석의 목적가속 계수를 산출함으로써 신뢰성(예상 수명시간)을 예측할 수 있고 개선 대책을 수립할 수 있다. ⭐ 수명 시험에서 발생 가능한 고장 유형 - Electro-Migration (EM) 의 유형별 분류 : Metal-Migration, Contact-Migration, Stress-Migration-   Hot Electron영향 : Latch up 유발 ⭐ 불량 분석 기법-      전기적 분석 (Electrical Analysis)(가)  DC ..

󰊱 신호 무결성 (Signal Integrity, SI) 해석SI를 위해선 회로적 해석법이 반드시 필요하다. 전자장 해석을 통 해 얻을 수 있는 것은, 결국 실제 신호를 인가하고 그 전달과 왜곡 과정 을 관찰할 수 있는 SPICE 등가회로 모델 이며, 이 등가회로 모델에 기반하여 신호의 왜곡과 변형의 정도를 가늠하는 것이 바로 SI 과정의 핵심 이라 할 수 있다. PCB SI 해석의 완성을 위해서는, 레이아웃을 전자장 해석하 여 추출한 SPICE 형태의 등가회로에, IBIS 모델 등에 기반한 실제 전기적 신호 파형 올 인 가하고 그 신호의 변형 과정을 해석해야 한다. 이렇게 임의의 전기적 신호를 인가하고 시 간적 파형 해석를 하려면 반드시 SPICE에 기반한 회로해석이 적용되어야 한다. SI 해석올 위..

󰊱 신호 연결각각의 블록이 하나의 정보 블록으로 구분되어 저장되어 있으며 전달되어 온 신호를 받는 것보다 신호를 만들어서 내보내는 것에 더 정보가 많이 필요하기 때문에 입력 모델보다 출력 모델이 더 복잡한 정보를 갖고 있을 수밖에 없다. 󰊲 전도체의 기생 성분(RLC)IC Package의 기생(Parasitic) RLC는 주로 Package의 Wire Bonding 에 의해 발생하며, Wire의 등가회로에서 다음과 같은 값을 갖는다. R_pkg는 Bonding Wire에 직렬로 발생하는 저항으로 통상 수십 mOhm 대의 값을 갖는다. L_pkg는 Bonding Wire 자체가 가진 직렬 인덕턴스로 통상 수 nH 대의 값을 갖는다. C_pkg는 Bonding Wire와 바닥의 GND 사이에 발생하는 캐..