󰊴 실리콘 관통 전극(TSV: Through Si Via) 반도체 칩에 관통 전극을 형성하여 칩을 적층하는 기술로 와이어 본딩을 위한 추가 공간 을 필요로 하지 않으므로 작은 크기의 제품 구현이 가능하다. 칩과 칩 사이의 연결 길이 의 최소화에 의한를 통해 제품의 동작 속도를 향상시킬 수 있다. 1. 개발 반도체 칩과 칩(C2C: Chip to Chip) 또는 칩과 웨이퍼(C2W: Chip to Wafer), 웨이퍼와 웨 이퍼 간(W2W, Wafer)의 접합으로 3차원 적층하는 기술로서 많은 저장 용량과 작은 크기 의 패키지를 제작할 수 있다. 전기적 신호 전달 경로가 짧아져서 고속 반도체에 유리한 기술이다. TSV DRIE(Deep Reactive Ion Etcher) 또는 건식 에칭 기술은 로버트보쉬..

󰊱 후면 연마 후면 연마는 백그라인딩(B/G: Back Grinding)이라 하며, 회로소자가 완성된 웨이퍼를 패키 지 공정 및 특성에 적합한 두께로 만들기 위해 웨이퍼의 후면을 연삭하는 과정으로이다. 박형화, 다층화되고 있는 패키지 추세에 따라 중요한 공정이라 할 수 있다. 전통적인 (conventional) 공정과 후면 연마 이전 다이싱(DBG: Dicing Before Grinding) 공정이 있다. 1. 칩 준비(D/P: Die Preparation) 후면 연마 공정의 방식 전통적인 공정은 웨이퍼 후면 연마 후 각 단위별로 칩을 절단하는 순서로 진행하여 공정 이 단순하다는 장점이 있으나, 칩 강도가 감소하고와 얇은 칩은 공정이 불가능하다. 후면 연마 이전 다이싱은 주로 얇은 웨이퍼에 적용하는 공정..