[Jitter] 1. Clock Jitter - 디지털 신호에서 이상적인 신호와 실제 신호의 차이입니다. - Jitter는 신호의 주기, 주파수, 위상, duty cycle, 또는 다른 timing 특성 등의 불안정성을 나타냅니다. - Clock edge가 range 내에 도착할 수 있기 때문에 두 개의 연속 clock edge 사이의 차이가 해당 cycle의 순간적 주기를 결정합니다. 따라서 timing 분석을 이야기할 때 clock jitter가 중요합니다. - Jitter의 원인은 PLL loop noise, power supply ripples, thermal noise, crosstalk 등이 있습니다. - Clock edge의 uncertainty는 positive와 negative edge ..

󰊱 PCB 기판 해석PCB 기판의 구조를 해석하기 위해서는 실제 제작될 PCB 구조를 그대로 해석해야 의미가 있으므로 기존의 Layout S/W에서 PCB 데이터를 가져와야 한다. 이 과정에서 다양한 PCB Layout CAD들의 data를 문제없이 가져올 수 있도록 호환성을 확보해야 한다. 그러기 위해 서는 Simulation용으로 최적화된 Layout Data가 필요하다. CAD Layout 자체는 그냥 그림으 로서의 데이터일 뿐이라서，PCB 제작에는 문제가 없더라도 구조해석용으로는 부적합한 Drawing이 발견될 수 있다. 특히 CAD S/W 마다특성이 다르므로 Layout data가 잘 변환되 었는지 확인할 필요가 있다. 󰊲 공진주파수 해석PCB 기판의 Power plane과 Ground pl..