패키지 전 공정 개발 패키지 공정 순서 1. Wafer Test & sort 2. Die Separation EDS Test – DC Test, AC Test function test를 통과한 good die를 절단 3. Die attach (리드 프레임에 다이 접착) 4. 에폭시 수지로 밀봉, Wire Bond (와이어 or 솔더볼(납&주석)로 연결) 5. tream and form 후 Plastic Package 6. Final Package & Test 후면 연마 - 절단하기 전 뒷면을 갈아주는 것 - 백그라인딩이라 하며, 회로 소자가 완성된 웨이퍼를 패키지 공정 및 특성에 적합한 두께로 만들기 위해 웨이퍼의 후면을 연삭하는 과정 - 후면 연마 이전 다이싱 라미네이션 - 반도체 웨이퍼의 뒷면을 연삭..

󰊱 신호라인과 접지신호의 구성공진해석은 다층 PCB 기판에서의 Power plane과 Ground plane간의 공진을 계산한 것이다. 이렇게 찾아진 공진주파수(=공진모드)가 PCB의 어느 위치에서 발생하느냐를 찾기 위해서 는 보고자 하는 VDD 층과 GND 층을 지정하고 다시 공진플롯을 계산해줄 필요가 있다. 층이 많은 PCB의 경우는 VDD/GND 층이 여러 개가 있을 수 있으므로 관심있는 VDD/GND 를 적절히 선택해주어야 한다. 󰊲 접지면의 임피던스 최소화를 통한 회로 기판 설계PCB 기판의 회로를 설계하기 위해서는 특정 지역의 공진에너지를 모두 GND로 보내버려 전원잡음을 제거할 수 있도록 한다. Decap을 이용한 전원잡음 제거는 전자회로 시스템의 기본이라 할 수 있으며，PCB 기판의 공..

󰊱 신호라인과 접지신호의 구성공진해석은 다층 PCB 기판에서의 Power plane과 Ground plane간의 공진을 계산한 것이다. 이렇게 찾아진 공진주파수(=공진모드)가 PCB의 어느 위치에서 발생하느냐를 찾기 위해서 는 보고자 하는 VDD 층과 GND 층을 지정하고 다시 공진플롯을 계산해줄 필요가 있다. 층이 많은 PCB의 경우는 VDD/GND 층이 여러 개가 있을 수 있으므로 관심있는 VDD/GND 를 적절히 선택해주어야 한다. 󰊲 접지면의 임피던스 최소화를 통한 회로 기판 설계PCB 기판의 회로를 설계하기 위해서는 특정 지역의 공진에너지를 모두 GND로 보내버려 전원잡음을 제거할 수 있도록 한다. Decap을 이용한 전원잡음 제거는 전자회로 시스템의 기본이라 할 수 있으며，PCB 기판의 공..